

Prova scritta di Fondamenti di Elettronica

30 gennaio 2013

parte digitale


Nome: Cognome: Matricola:

Punti Assegnati:/...../ =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.5	-0.5
$\beta' [\mu A/V^2]$	300	150
$\gamma [V^{1/2}]$	0.0	0.0
$\lambda [V^{-1}]$	0.0	0.0
$L_{MIN} [\mu m]$	0.15	0.15
C_{ox}	8 [fF/ μm^2]	8 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.



Si consideri una porta logica statica a pass-transistor del tipo indicato in figura, che piloti un carico puramente capacitivo $C_L=30\text{fF}$, trascurando l'effetto del *self-loading*.

Si risponda ai seguenti quesiti:

- (10 punti) si disegni lo schema della rete di pass-transistors che implementa la funzione NOR a 3 ingressi;
- (10 punti) assumendo che i pass-transistors possano essere schematizzati con un modello a pi-greco come in figura, dove $C_{eq}=1\text{fF}$ e $R_{eq}=2\text{k}\Omega$ (quando il pass-transistor conduce, altrimenti la R_{eq} é sostituita da un circuito aperto), si determini il dimensionamento dell'invertitore che minimizza il ritardo di propagazione di caso peggiore dell'intera porta (pass-transistors + invertitore); nel dimensionamento dell'invertitore si dimensioni il pMOS in modo che il tempo di salita dell'invertitore sia uguale al suo tempo di discesa;
- (10 punti) si calcoli il ritardo complessivo della porta per ogni possibile configurazione degli ingressi.